业内消息人士透露，SK海力士正推进一项封装架构改良方案，核心措施包括增加DRAM芯片厚度以及缩小DRAM层间距，目前该技术正处于验证阶段。若成功实现商业化，这一方案有望帮助SK海力士达成英伟达对第六代HBM4设定的顶级性能指标，并为后续产品的性能提升奠定基础。

　　更密集的I/O布局在显著提升带宽的同时，也大幅增加了信号干扰风险。与此同时，如何从底部逻辑芯片向顶层DRAM高效传输电压，同样构成供电层面的技术难点。

　　近期内部测试已取得积极结果。

　　商业化前景可期，量产挑战仍存

　　若该技术成功商业化，其最显著的优势在于无需大规模资本支出即可提升HBM性能，这对于在高强度研发竞争中寻求成本效益平衡的半导体厂商而言具有重要意义。

　　不过，报道也提示，从验证阶段迈向大规模量产，技术稳定性与工艺一致性仍是待解难题。目前，SK海力士正积极推进相关验证工作，商业化时间表尚未明确。